## **SEMICONDUCTOR DEVICE**

Patent number:

JP2003282818

**Publication date:** 

2003-10-03

Inventor:

SHISHIDO KATSUHIKO; ISHIYAMA YASUHIRO

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H01L25/065; H01L25/07; H01L25/18

- european:

**Application number:** 


JP20020087894 20020327


Priority number(s):

### Abstract of JP2003282818

PROBLEM TO BE SOLVED: To protect a master chip against contamination caused by the diffusion of an adhesive agent and to prevent a reduction in manufacturing yield due to the contamination.

SOLUTION: A second semiconductor chip (slave chip) 210 is physically bonded on the first semiconductor chip (master chip) through the intermediary of the adhesive agent, and internal connection pads 230 and 240 are wire-bonded and electrically connected for the formation of a semiconductor device. A recess 260 which is capable of keeping the adhesive agent is provided on the surface of the first semiconductor chip 200, where the second semiconductor chip 210 is pasted so as to prevent from diffusing the excess adhesive agent produced when the first semiconductor chip 200 and the second semiconductor chip 210 are bonded together. By this setup, the excess adhesive agent is effectively introduced into the recess 260, so that the internal connection pads 240 or the internal connection wires 250 can be protected against contamination caused by the excess adhesive agent.





200 組チップ (第一の半導体チップ) 210 子チップ (第二の半導体チップ)

239 内部接続用バッド

240 四郎接続用バッド 250 四郎接続用ワイヤ

280 1938

Data supplied from the **esp@cenet** database - Worldwide

(19)日本園特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出關公開發号 特開2003-282818 (P2003-282818A)

(43)公開日 平成15年10月3日(2003.10.3)

(51) Int.CL'

識別配号

F I

テーマコート\*(参考)

HOIL 25/065

25/07 25/18 HOIL 25/08

Z

密立詞求 未詞求 請求項の数8

OL (全9 四)

(21)山鎮路号

特度2002-87894( P2002-87894)

(22)出廣日

平成14年3月27日(2002.9.27)

(71) 出庭人 000005821

松下电器室菜株式会社

大阪府門真市大学門真1006番強

(72) 宛明者 央戸 野麥

大阪府門真市大字門真1006番地 松下電腦

**应录接式会社内** 

(72) 発明者 石山 裕浩

大阪府門真市大字門真1006番地 极下電腦

建築铁式会社内

(74)代型人 100076174


弁理士 宿井 晓夫


(54) 【発明の名称】 半導体基盤

## (57)【要約】

【課題】 接着剤の拡散による親チップの汚臭防止と、 それに伴う歩留まり低下を防ぐ。

【解決手段】 第一の半導体チップ (親チップ) 200 上に、接着剤を介して第二の半導体チップ(子チップ) 210が、物理的に貼り合わせられ、内部接続用バッド 230, 240がワイヤボンディングされ、電気的に接 続されている半導体装置であって、第一の半導体チップ 200と第二の半導体チップ210を貼り合わせる際に 生じる余刻な接着剤の拡散を防止するために、第二の半 導体チップ210が貼り合わされる第一の半導体チップ 200の表面に接着剤を収容可能な凹部280を設け た。これにより、余剰な接着剤を効果的に凹部280に 逃がすことができ、余制な核君剤による第一の半導体チ ップ200の内部接続用バッド240、あるいは内部接 続用のワイヤ250が汚染されるのを防ぐ。





200 日子ップ(第一の本の中キャク) 210 子チップ(第二の本の中チャイ) 220 日記載日記パード 240 内部接近所水。 250 内部疾逝用フィナ

### 【特許請求の問囲】

【請求項1】 第一の半導体チップ上に、接着剤を介し で第二の半導体チップが、物理的に貼り合わせられ、前 記第一の半導体チップ上に配置された内部接続用バッド と、前記第二の半導体チップ上に配置された内部接続用 パッドとがワイヤボンディングされ、電気的に接続され でいる半導体装置であって、前記第一の半導体チップと 前記第二の半導体チップを貼り合わせる際に生じる余制 な接着剤の拡散を防止するために、前記第二の半導体チ ップが貼り合わされる前記第一の半導体チップの表面に 10 接着剤を収容可能な凹部を設けたことを待斂とする半滞 体装置。

【語水項2】 第二の半導体チップの裏面が凹状に形成 されている請求項1記載の半導体整置。

【語水項3】 四部が周辺から中央にかけて深くなるよ うに傾斜を特たせた請求項1記載の半準体整置。

【語水項4】 四部の周辺が中央に比べて深く、中央は 平らになっている請求項1記載の半導体整置。

【語水項5】 第二の半導体チップの周録部が面取りさ れている請求項し記載の半導体装置。

【詰水項6】 四部のコーナ部に横断面が円弧状のスペ ースが凹設されている請求項1記載の半導体装置。

【請求項7】 凹部もよび第二の半導体チップが真円形 である請求項1記載の半等体差置。

【語求項8】 凹部もよび第二の半導体チップが楕円形 である請求項1記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の届する技術分野】この発明は、特にSIP(Svs ten In Package)を用いたシステムLSIのような多機 35 能な半導体装置に関する。

[0002]

【従来の技術】半導体技術の造員により、従来ボード上 で実現していたシステムを一つの半導体チップ上で実現 するシステムしSIが主流となってきている。システム LSIではチップ上にDRAMやFLASHメモリなど を昆轍することが多い。しかしながら、この泥戯される メモリがロジック部の機細化に比べ微細化のスピードが 遅く、 また泥戯プロセスの開発が長期間でかつ非常に困 鍵であるといった問題がでてきている。

【0003】とうした状況の中で、複数の半導体チョブ を一つのパッケージに対止することでシステムしS!を 実現するSIP技術が注目されてきている。SIP技術 においては、その影像により大きく2種類に分けること ができる。一つ目は、ベースとなる半導体チップ(以 下、親チップ) 表面に、貼り合わせられるチップ (以 下、 テチップ)の表面を向い合わせ、 バンプを用いて笑 差する方法である。これは、子チップが下向きになるた め、フェイスダウン方式と呼ばれている。二つ目は、鈕 チップ上に子チップの裏面を接着する方法である。それ 50 鼻されるのを防ぐことができる。また。これに伴い第二

でれのチップは、直接、あるいはリードを介してワイヤ により接続される。これは、子チップが上向きのため、 フェイスアップ方式と呼ばれている様成である。 [0004]

【発明が解決しようとする課題】S I Pの目的は、関発 朝間の短縮や実装面積率の向上、低コスト化である。し かし、現段階では、穀チップの面積に対する子チップの 面債、内部接続用パッドサイズなと飼約条件も多い。 そ のため、内部接続用のパッド数が制限される、或いは子 チップの面積に律速して親チップの面積を怠励に大きく するなどの発害が生じる。

【0005】また、親チップと子チップを接続するワイ ヤが長いと、ノイズの影響を受ける。或いは制御信号に 選延が起こり、 飼持するアクセススピードが得られな い。図10は領チップ上に接着剤を介して子チップが貼 り合わされている半導体装置を示している。親チップ! 00上に設けられた内部接続用パッド130と子グップ 110の内部接続用パッド120を出来る限り近づける ことで、ノイズの影響、或いは遅延の影響を最小風に図 めることが出来るが、貼り合わせる際に生じる余刻な接 着削150が拡散することによって競チップ100上に 設けられた内部接続用パッド130が汚染される。 敢い は内部接続周ワイヤ140に接着剤150が付着し、歩 営まり低下を引き起こす。

【0008】したがって、この発明の目的は、上記のよ うな従来のSIPにおける問題点を解消するもので、接 君剤の拡散による親チップの汚染防止と、それに伴う歩 **図まり低下を防ぐことができる半導体装置を提供するこ** とである。

[0007]

【蹂躙を解決するための手段】上記蹂躪を解決するため に、この発明の請求項1記載の半導体装置は、第一の半 学体チップ上に、接着剤を介して第二の半導体チップ が、物理的に貼り合わせられ、前記第一の半導体チョブ 上に配置された内部接続用バッドと、前記第二の半導体 チップ上に配置された内部接続用パッドとがワイヤボン ディングされ、電気的に接続されている半導体装置であ って、前記第一の半導体チップと前記第二の半導体チッ プを貼り合わせる際に生じる余剰な接着剤の拡散を防止 40 するために、前記第二の半導体チップが貼り合わされる 前記第一の半導体チップの表面に接着剤を収容可能な凹 部を設けた。

【0008】とのように、第一の半導体チャプと第二の 半導体チップを貼り合わせる際に生じる余割な接着剤の 拡散を防止するために、第二の半導体チップが貼り合わ される第一の半導体チップの表面に接着剤を収容可能な 凹部を設けたので、余刻な接着剤を効果的に凹部に逃が すことができ、余制な接着剤による第一の半導体チョブ の内部接続用バッド、あるいは内部接続用のワイヤが汚

BNSDOCID: <1P2003282818A | >

の半導体チップを第一の半導体チップ上に設けられた内 部接続用パッド付近まで配置することが可能になり、第 一の半導体チップ上の第二の半導体チップの実装面積率 が向上する。

【0009】諸求項2記載の半導体装置は、請求項1記 成の半導体装置において、第二の半導体チップの裏面が 凹状に形成されている。このように、第二の半導体チェ プの裏面が凹状に形成されているので、 第二の半導体チ ップの裏面にも接着剤が収容される空間が形成され、余 剣な接着剤による第一の半導体チップの内部接続用パッ 10 の半導体チップの内部接続用パッド、あるいは内部接続 ド、あるいは内部接続用のワイヤが特染されるのを防ぐ 作用効果が向上する。

【0010】 詰求項3記載の半導体装置は、請求項1記 戟の半導体装置において、 凹部が周辺から中央にかけて 深くなるように傾斜を待たせた。 このように、 凹部が風 辺から中央にかけて深くなるように傾斜を持たせたの で、第二の半導体チップの裏面と凹部との間に接着剤が 収容される空間が深く形成され、余利な接着剤による第 一の半導体チップの内部接続用パッド、あるいは内部接 織用のワイヤが汚染されるのを防ぐ作用効果が向上す ŝ,

【9011】語水項4記載の半導体装置は、請求項1記 似の半導体装置において、凹部の園辺が中央に比べて深 く、中央は平ろになっている。このように、凹部の周辺 が中央に比べて深く、中央は平ちになっているので、第 二の半導体チップの裏面の周辺と凹部の周辺との間に接 若剤が収容される空間が深く形成され、余剰な接着剤に よる第一の半導体チョブの内部接続用バッド、あるいは 内部接続用のワイヤが汚染されるのを防ぐ作用効果が向 上する。また、凹部の中央が平ちになっていることによ 30 り、相互の半導体チョブの貼り合わせを安定させること ができる。

【10012】請求項5記載の半導体装置は、請求項1記 似の半導体装置において、第二の半導体チョブの周線部 が面取りされている。このように、第二の半導体チップ の周録部が面取りされているので、余刺な接着剤による 第一の半導体チップの内部接続用パッド、あるいは内部 接続用のワイナが汚染されるのを防ぐことができるとと もに、内部接続用のワイヤをワイヤボンディングする段 に第二の半導体チップの周鏡部に対するワイヤの観撃を 40 緩和する作用効果を併せ持つ。

【0013】 請求項6記載の半導体装置は、請求項1記 成の半導体装置において、凹部のコーナ部に横断面が円 弧状のスペースが回設されている。このように、凹部の ューナ部に横断面が円弧状のスペースが凹設されている ので、この円弧状のスペースにより接着剤が収容される 空間が広く形成され、余剣な接着剤による第一の半導体 チップの内部接続用パッド、あるいは内部接続用のワイ ヤが汚染されるのを防ぐ作用効果が向上する。

成の半導体装置において、凹部および第二の半導体チュ ブが真円形である。このように、凹部および第二の半導 体チップが真円形であるので、余剰な接着剤による第一 の半導体チップの内部接続用バッド。あるいは内部接続 用のワイヤが汚染されるのを防ぐ作用効果が向上する。 【0015】請求項8記載の半導体装置は、請求項1記 紋の半導体装置において、凹部および第二の半導体チェ ブが楕円形である。このように、凹部および第二の半導 体チップが特円形であるので、余剰な接着剤による第一

用のワイヤが汚染されるのを防ぐ作用効果が向上する。 [0016]

【発明の実施の形態】この発明の第1の実施の形態を図 l および図2に基づいて説明する。図 l (a) はこの発 明の第1の実站の形態の半単体装置の平面図で、 観チェ プ200上に接着剤220を介してテチップ210を貼 り合わせたものを真上から見た図である。図l(b)は (a)をA-A、方向に切った際の断面図、図2は図1 (a)のB部拡大図である。

【0017】図1に示すように、この半導体装置は、フ ェイスアップ方式によるSIPであり、第一の半導体チ ップ(以下、親チップ)200上に、 我君削202を介 して第二の半導体チャブ(以下、子チップ)210が、 物度的に貼り合わせられ、 貌チョブ200上に配置され た内部接続用パッド230と、子チップ210上に配置 された内部接続用パッド240とがワイヤボンディング され、電気的に接続されている。このように親チップ2 00上に子チップ210を配置する構成において、報チ ップ200上に余剰な接着剤220の従款を防止するた めの溝(凹部)260を配置した。

【0918】すなわち、頻チップ200と子チップ21 ①を貼り合わせる際に生じる余剰な接着剤220の拡散 を防止するために、接着剤220を収容可能な凹部26 0を設けている。この凹部260はテチップ210が貼 り合わされる位置に相当する親チップ200の表面に設 けた凹状の温みであり、余利な接着剤220を効果的に 逃がすことができる。

【0019】この場合、頼チュブ200上に設けられた 内部接続用パッド240と前記子チップ210上に設け られた内部接続用パッド230が、内部接続用ワイヤ2 50によってワイヤボンディングされており、電気的に 接続されている。 更に、前記報チップ200上に設けら れた外部接続用パッド270とリードフレーム280が 外部接続用ワイヤ290によってワイヤボンディングさ れており、電気的に接続されている。

【0020】以上の構成からなるフェイスアップ方法の 半導体態理において、前記デチップ210が貼り合わさ れる位置に相当する前記銀チップ200の表面を凹伏に 加工し、余利な後者剤220を逃がす凹部260を設け 【0014】語求項7記載の半導体終歴は、請求項1記 50 ることで前記額チョブ200と前記テチョブ210を均 一な圧力をかけて貼り合わせることが出来、はみ出した 接着剤220は前記四部260が吸収する。よって前記 親チップ200上に設けられた内部接続用バッド240 と内部接続用ワイヤ250に接着剤220の付着を防止 することが出来、貼り合わせによる歩竄まり低下を防ぐ ことが出染る。また、前記子チップ210を前記観チッ プ200上に設けられた内部接続用バッド230付近ま で配置することが可能になり、銀チップ200上の子チ

【0021】この発明の第2の実施の形態を図3に基づ 10 いて説明する。との半導体鉄置の平面図は第1の実施の 形態の図 1 (a) と同様である。図3は、図 1(a)のA -A' 方向に相当する断面図を示している。

ップ210の実装面積を増やす効果を併せ持つ。

【0022】図3に示すように、観チップ300上に子 チップ301が接着剤によって貼り合わされており、前 記額チップ300と前記子チップ301が内部接続用り イヤ303によってワイヤボンディングされており、何 気的に接続されている。更に、前記親チョブ300とり ードフレーム305が外部接続用ワイヤ304によって ワイヤボンディングされており、電気的に接続されてい 20

【0023】以上の機成からなるフェイスアップ方法の 半導体装置において、前記テチップ301が貼り合わさ れる位置に相当する前記額チップ300の衰面を凹状に 加工し、余利な接着剤を進がす凹部302を設けること で前記親チップ300と前記子チップ301を均一な圧 力をかけて貼り合わずことが出来、はみ出した接着剤は 前記凹部302が吸収する。また、テテップ301の裏 面が凹状に形成されている。

【0024】よって前記額チップ300上に設けられた 30 内部接続用パッドと内部接続用ワイヤ303に接着剤の 付着を防止することが出来、貼り合わせによる歩留まり 低下を防ぐことが出来る。更に、前記子チップ301の 泉面が凹状に加工されていることで、 干チップ301の 泉面にも接着削が収容される空間が形成され、より大き な効果が朝待できる。また、前記子チップ301を前記 銀チップ300上に設けられた内部接続用パッド付近ま で配置することが可能になり、 領チップ300上の子チ ップ3 () 1の実験面積を増やす効果を併せ持つ。その他 の構成は、第1の実施の形態と同様である。

【0025】との発明の第3の実施の形態を図4に基づ いて説明する。との半導体鉄置の平面図は第1の実施の 彩態の図 1 (a) と同様である。図4は、図 1(a)のA -A\* 方向に担当する断面図を示している。

【0026】図4に示すように、観チップ310上に子 チップ 311が按着剤によって貼り合わされており、前 記頼チップ310と前記子チップ311が内部接続用ワ イヤ3 13によってワイヤボンディングされており、電 気的に 接続されている。更に、前記額チップ310とり ワイヤボンディングされており、電気的に接続されてい

【①①27】以上の機成からなるフェイスアップ方法の 半期体差壁において、前記子チョブ3 1 1 が貼り合わさ れる位置に相当する前記製チップ310の表面を凹状に 加工し、余割な接着剤を逸がす凹部3~2を設けること で前記録チップ310と前記子チップ311を均一な圧 カをかけて貼り合わすことが出来、はみ出した接着剤は 前記消312が吸収する。また、凹部312が周辺から 中央にかけて深くなるように傾斜を特たせている。

【0028】よって前記額チップ310上に設けられた 内部接続用パッドと内部接続用ワイヤ313に接着剤の 付着を防止することが出来、貼り合わせによる歩留まり 低下を防ぐことが出来る。更に、親チップ310上の四 部3 12の国辺から中央にかけて傾斜を待たせること で、テチップ311の裏面と凹部312との間に接着剤 が収容される空間が深く形成され、より大きな効果が朝 待できる。また、前記子テップ311を前記報テップ3 10上に設けられた内部接続用パッド付近まで配置する ことが可能になり、親チップ310上の子チップ311 の事装面積を増やす効果を併せ持つ、その他の構成は、 第1の実施の形態と同様である。

【0029】との発明の第4の実施の形態を図5に基づ いて説明する。この半導体鉄蹬の平面図は第1の実施の 形態の図1 (a) と同様である。図5は、図1(a)のA -A、方向に相当する断面図を示している。

【0030】図5に示すように、親チップ320上に子 チップ321が接着剤によって貼り合わされており、前 記頼チップ320と前記テチップ321は内部接続用ワ イヤ323によってワイヤボンディングされており、電 気的に接続されている。更に、前記額チップ320とリ ードフレーム325が外部接線用ワイヤ324によって ワイヤボンディングされており、電気的に接続されてい

【0031】以上の機成からなるフェイスアップ方法の 半期体装置において、前記子チップ321が貼り合わさ れる位置に相当する前記数チップ320の表面を凹状に 加工し、余剰な接着剤を遙かす凹部322を続けること で前記報チップ320と前記子チップ321を均一な圧 40 力をかけて貼り合わせることが出来、はみ出した接着剤 は前記凹部322が吸収する。また、凹部322の周辺 が中央に比べて深く、中央は平ちになっている。

【0032】よって前記額チュブ320上に設けられた 内部接続用パッドと内部接続用ワイヤ323に接着剤の 付着を防止することが出来、貼り合わせによる歩留まり 低下を防ぐことが出来る。更に、親チップ320上の凹 部322の周辺を中心部より深くし、中央は貼り合わせ を安定させるため平ちにすることで、 テチップ321の 泉面の周辺と凹部322の周辺との間に接着剤が収容さ ードフレーム3 | 5が外部接続用ワイヤ3 | 4によって 50 れる空間が深く形成され、より大きな効果が期待でき

る。また、前記子チップ321を前記額チップ320上 に設けられた内部接続用バッド付近まで配置することが 可能になり、額チップ320上の子チップ321の実装 面積を増やす効果を併せ持つ。その他の構成は、第1の 実越の形態と同様である。

【10033】との発明の第5の実施の形態を図6に基づいて説明する。との半導体装置の平面図は第1の実施の形態の図1(a)と同様である。図6は、図1(a)のA-A、方向に相当する断面図を示している。

【0034】図6に示すように、親チップ330上に子 10 チップ331が抜着剤によって貼り合わされており、前記類チップ330と前記子チップ331は内部接続用ワイヤ333によってワイヤボンディングされており、電気的に接続されている。更に、前記親チップ330とリードフレーム335が外部接続用ワイヤ334によってワイヤボンディングされており、電気的に接続されている。

【0035】以上の機成からなるフェイスアップ方法の 半導体装置において、前記テチップ331が貼り合わされる位置に相当する前記級チップ330の表面を凹状に 20 加工し、余颗な接着剤を逃がず滞332を設けることで 前記級チップ330と前記テチップ331を均一な圧力 をかけて貼り合わせることが出来、はみ出した接着剤は 前記消332が吸収する。また、子チップ331の回線 部である四辺が面取りされている。

【0036】よって前記報チュフ330上に設けられた内部接続用パッドと内部接続用ワイヤ333に接着前の付着を防止することが出来。貼り合わせによる歩留まり低下を防ぐことが出来る。更に、前記子チュフ331の四辺を面取り加工することで、ワイヤボンディングの投 30にかかる演撃を緩和することにもつながる。また。前記子チュブ331を前記親チュブ330上に設けられた内部接続用パッド付近まで配置することが可能になり、親チュブ330上の子チュブ331の実装面積を増やす効果を併せ持つ。その他の構成は、第1の実施の形態と同様である。

【①①37】との発明の第8の実施の形態を図りに基づいて説明する。図7(a)はこの発明の第8の実施の形態の半導体装置の平面図。(b)はそのB部拡大図である。

【0038】四7に示すように、親チップ400上に子チップ410が接着剤420を介して貼り合わされている半導体装置において、前記親チップ400上に設けられた内部接続用パッド440と前記子チップ410上に設けられた内部接続用パッド430が、内部接続用ワイヤ450によってワイヤボンディングされており、電気的に接続されている。更に、前記親チップ400上に設けられた外部接続用パッド470とリードフレーム48()が外部接続用ワイヤ490によってワイヤボンディングされており、電気的に接続されている。

【① 039】以上の構成からなるフェイスアップ方法の 半導体装置において、前記テチップ410が貼り合わさ れる位置に相当する前配額チップ400の表面を凹状に 加工し、余額な接着剤420を逃がす凹部460を設け ることで前記額チップ400と前記テチップ410を均 一な圧力をかけて貼り合わせることが出来、はみ出した 接着剤420は前記凹部460が吸収する。また、凹部 460のコーナ部(頂点)に構断面が円弧状のスペース 4608が形成されている。

【0040】よって前記額チェブ400上に設けられた内部接続用パッド440と内部接続用ワイヤ450に接着削420の付着を防止することが出来、貼り合わせによる歩置まり低下を防ぐことが出来る。更に、親チェブ400上の凹部480の頂点を丸くすることで形成された円弧状のスペース480aにより接着削が収容される空間が広く形成され、より大きな効果が期待できる。また。前記子チェブ410を前記観チェブ400上に設けられた内部接続用パッド440付近まで配置することが可能になり、親チェブ400上の子チェブ410の実装面債を増やす効果を併せ持つ。

【0041】この発明の第7の実施の形態を図8に基づいて設明する。図8はこの発明の第7の実施の形態の半導体鉄圏の平面図である。

【0042】図8に示すように、観チップ500上に子チップ501が接着剤によって貼り合わされている半導体装置において、前記報チップ500上に設けられた内部接続用パッド503と前記子チップ501上に設けられた内部接続用パッド502が、内部接続用ワイヤ504によってワイヤボンディングされており、電気的に接続されている。更に、前記報チップ500上に設けられた外部接続用パッド508とリードフレーム507が外部接続用ワイヤ508によってワイヤボンディングされており、電気的に接続されている。

【0043】以上の機成からなるフェイスアップ方法の半期体接置において、前記子チップ501が貼り合わされる位置に相当する前記親チップ500の表面を凹伏に加工し、余割な銭者剤を遂がす凹部505を数けることで前記親チップ500と前記子チップ501を均一な圧力をかけて貼り合わせることが出来。はみ出した銭者剤は前記凹部505が吸収する。また、前記凹部505を真円形にし、前記子チップ501を真円形に加工することで、より大きな効果が期待できる。すなわち前記親チップ500上に設けられた内部接続用パッド503付近まで配置する。また、前記子チップ501を前記親チップ500上に設けられた内部接続用パッド503付近まで配置することが可能になる。

【① ① 4 4 】 この発明の第8の実施の形態を図9に基づ 50 いて説明する。図9はこの発明の第8の実施の形態の半 the control of the second of the control of the con

導体鉄置の平面図である。

【0045】図9に示すように、観テップ510上に子 チップ5 1 1が接着剤によって貼り合わされている半導 体装置において、前記報チップ510上に設けられた内 部接続用パッド513と前記子チップ511上に設けら れた内部接続用バッド512が、内部接続用ワイヤ51 4によってワイヤボンディングされており、電気的に接 流されている。更に、前記数チップ5 10上に設けられ た外部接続用バッド518とリードフレーム517が外 部後続用ワイヤ518によってワイヤボンディングされ 10 ており、電気的に接続されている。

【① 0.4.6】以上の構成からなるフェイスアップ方法の 半導体装置において、前記子チップ511が貼り合わさ れる位置に相当する前記額チップ510の表面を凹状に 加工し、余割な抜君剤を遂がす凹部515を設けること で前記報チップ510と前記子チップ511を均一な圧 力をかけて貼り合わせるととが出来、はみ出した接着剤 は前記凹部515が吸収する。また、前記凹部515を **枯円形にし、前記子チップ511を秸円形に加工するこ** とで、より大きな効果が期待できる。すなわち前記機チ 20 れ、余剣な接着剤による第一の半導体チョブの内部接続 ップ510上に設けられた内部接続用バッド513と内 部接続用ワイヤ514に接着剤の付着を防止することが 出来、貼り合わせによる歩留まり低下を防ぐことが出来 る。また、前記子チップ511を前記報チップ510上 に設けられた内部接続用バッド513付近まで配置する ことが可能になる。

## [0047]

【発明の効果】この発明の語水項1記載の半導体装置に よれば、第一の半導体チップと第二の半導体チップを貼 り合わせる際に生じる余剰な接着剤の拡散を防止するた 30 ワイヤが汚染されるのを防ぐ作用効果が向上する。 めに、第二の半導体チップが貼り合わされる第一の半導 体チップの表面に接着剤を収容可能な凹部を設けたの で、余剰な接着剤を効果的に凹部に逃がずことができ、 余利な接者削による第一の半導体チップの内部接続用バ ッド あるいは内部接続用のワイヤが汚染されるのを防 ぐことができる。また、これに伴い第二の半導体チップ を第一の半導体チップ上に設けられた内部接続用バッド 付近まで配置することが可能になり、第一の半導体チェ プ上の第二の半導体チップの突装面積率が向上する。

[()()48] 請求項2では、第二の半導体チョブの裏面 40 が四状に形成されているので、第二の半導体チャブの泉 面にも接着削が収容される空間が形成され、余剰な接着 剤による第一の半導体チップの内部接続用バッド、ある いは内部接続用のワイヤが汚染されるのを防ぐ作用効果 が向上する。

【0049】語水項3では、凹部が周辺から中央にかけ て深くなるように傾斜を持たせたので、第二の半導体チ ップの裏面と凹部との間に後者剤が収容される空間が深 く形成され、余剰な接着剤による第一の半導体チップの 内部接続用バッド、あるいは内部接続用のワイヤが汚染 50

されるのを防ぐ作用効果が向上する。

【① 050】請求項4では、凹部の周辺が中央に比べて 深く、中央は平らになっているので、第二の半等体チェ プの東面の周辺と凹部の周辺との間に接着剤が収容され る空間が深く形成され、余利な接着剤による第一の半導 体チップの内部接続用パッド、あるいは内部接続用のワ イヤが汚染されるのを防ぐ作用効果が向上する。また、 凹部の中央が平らになっていることにより、半導体チュ ブの貼り合わせを安定させることができる。

19

【0051】諸求項5では、第二の半導体チョブの国録 部が面取りされているので、余剣な接着剤による第一の 半導体チップの内部接続用バッド、あるいは内部接続用 のワイヤが汚染されるのを防ぐことができるとともに、 内部接続用のワイヤをワイヤボンディングする際に第二 の半導体チップの国縁部に対するワイヤの筒撃を緩和す る作用効果を併せ持つ。

【0052】 助水項6では、凹部のコーナ部に横断面が 円迭状のスペースが凹設されているので、この円弧状の スペースにより接着剤が収容される空間が広く形成さ

用バッド、あるいは内部接続用のワイヤが汚染されるの を防ぐ作用効果が向上する。

【① 053】諸水項7では、凹部ねよび第二の半導体チ ップが真円形であるので、余剣な接着剤による第一の半 準体チップの内部接続用バッド、あるいは内部接続用の ワイヤが汚染されるのを防ぐ作用効果が向上する。

【() () 5.4 】 請求項8では、凹部および第二の半導体チ ップが楕円形であるので、余剰な接着剤による第一の半 準体チップの内部接続用バッド、あるいは内部接続用の

### 【図面の館単な説明】

【図1】(a)はこの発明の第1の実践の形態の半導体 装置の平面図.(b)は(a)をA-A.方向に切った 際の断面図である。

【図2】図1(a)のB部放大図である。

【図3】この発明の第2の実施の形態の半導体装置の筋 面図である。

【図4】この発明の第3の実施の形態の半導体装置の筋 面図である。

【図5】この発明の第4の実施の形態の半導体装置の断 面図である。

【図8】この発明の第5の実施の形態の半導体装置の筋 面図である。

【図7】 (a) はこの発明の第8の実施の形態の半導体 袋屋の平面図、(b)はそのB部拡大図である。

【図8】この発明の第7の実施の形態の半導体装置の平 面図である。

【図9】この発明の第8の実施の形態の半導体装置の平 面図である。


【図 1 0 】 (a) は従来例の半導体装置の平面図。

12

\*330 親チップ (b) はそのB部拡大図である。 331 子チップ 【符号の説明】 100 親チップ 332 凹部 110 子チップ 33-3 内部接続用ワイヤ 120 内部接続用バッド 334 外部接続用ワイヤ 130 内部接続用パッド 335 リードフレーム 400 親チップ 140 内部接続用ワイヤ 410 子チップ 150 接着剤 200 報チップ (第一の半導体チップ) 420 接着期 210 子チップ (第二の半導体チップ) 10 430 内部接続用パッド 220 接到剂 4.4.0 内部接続用パッド 450 内部接続用ワイヤ 230 内部接続用パッド 460 凹部 240 内部接続用パッド 460a 円弧状のスペース 250 内部接続用ワイヤ 470 外部接続用パッド 260 四部 480 リードフレーム 270 外部接続用パッド 280 リードフレーム 490 外部接続用ワイヤ 290 外部接続用ワイヤ 500 親チップ 501 子チップ 300 親チップ 26 502 内部接続用パッド 301 子チップ 503 内部接続用パッド 302 四部 303 内部接続用ワイヤ 504 内部接続用ワイヤ 505 凹部 304 外部接続用ワイヤ 508 外部接続用パッド 305 リードプレーム 310 親チップ 507 リードフレーム 311 子チップ 508 外部接続用ワイヤ 312 四部 510 観チップ 511 子チップ 313 内部接続用ワイヤ 314 外部接続用ワイヤ 512 内部接続用パッド 315 リードフレーム 30 513 内部接続用パッド 514 内部接続用ワイヤ 320 親チップ 515 四部 321 子チップ 516 外部接続用パッド 322 凹部 517 リードプレーム 323 内部接続用ワイヤ 518 外部接続用ワイヤ 324 外部接続用ワイヤ 325 リードプレーム

[図3]

11



【囡4】

